XC6SLX16-2FTG256C XILINX FPGA, SPARTAN-6, 186 /, FTBGA-256

Mô tả chung

Dòng Spartan®-6 cung cấp khả năng tích hợp hệ thống hàng đầu với tổng chi phí thấp nhất cho các ứng dụng khối lượng lớn.Gia đình mười ba thành viên cung cấp mật độ mở rộng từ 3.840 đến 147.443 ô logic, với mức tiêu thụ điện năng bằng một nửa so với các gia đình Spartan trước đó và kết nối nhanh hơn, toàn diện hơn.Được xây dựng trên công nghệ xử lý đồng năng lượng thấp 45 nm hoàn thiện mang lại sự cân bằng tối ưu giữa chi phí, điện năng và hiệu suất, dòng Spartan-6 cung cấp bảng logic 6 đầu vào thanh ghi kép (LUT) mới, hiệu quả hơn, và một lựa chọn phong phú của các khối cấp hệ thống được tích hợp sẵn.Chúng bao gồm RAM khối 18 Kb (2 x 9 Kb), các lát DSP48A1 thế hệ thứ hai, bộ điều khiển bộ nhớ SDRAM, khối quản lý xung nhịp chế độ hỗn hợp nâng cao, công nghệ SelectIO ™, khối thu phát nối tiếp tốc độ cao được tối ưu hóa, khối Điểm cuối tương thích PCI Express®, nâng cao chế độ quản lý năng lượng cấp hệ thống, tùy chọn cấu hình tự động phát hiện và bảo mật IP nâng cao với bảo vệ AES và Device DNA.Các tính năng này cung cấp một giải pháp thay thế có thể lập trình với chi phí thấp nhất cho các sản phẩm ASIC tùy chỉnh với tính dễ sử dụng chưa từng có.Spartan-6 FPGA cung cấp giải pháp tốt nhất cho các thiết kế logic khối lượng lớn, thiết kế DSP hướng đến người tiêu dùng và các ứng dụng nhúng nhạy cảm về chi phí.Spartan-6 FPGA là nền tảng silicon có thể lập trình cho Nền tảng thiết kế được nhắm mục tiêu cung cấp các thành phần phần cứng và phần mềm tích hợp cho phép các nhà thiết kế tập trung vào đổi mới ngay khi chu kỳ phát triển của họ bắt đầu.Tóm tắt về

Các tính năng FPGA của Spartan-6

• Dòng Spartan-6: • Spartan-6 LX FPGA: Tối ưu hóa logic • Spartan-6 LXT FPGA: Kết nối nối tiếp tốc độ cao • Được thiết kế với chi phí thấp • Nhiều khối tích hợp hiệu quả • Lựa chọn tối ưu các tiêu chuẩn I / O • Tấm đệm so le • Cao -các gói liên kết bằng dây nhựa dẻo • Công suất tĩnh và động thấp • Quy trình 45 nm được tối ưu hóa cho chi phí và công suất thấp • Chế độ tắt nguồn ở chế độ ngủ đông cho nguồn điện bằng không • Chế độ tạm ngưng duy trì trạng thái và cấu hình với đánh thức nhiều chân, nâng cao khả năng điều khiển • Điện áp lõi 1,0V công suất thấp hơn (chỉ LX FPGA, -1L) • Điện áp lõi 1,2V hiệu suất cao (LX và LXT FPGA, cấp tốc độ -2, -3 và -3N) • Đa điện áp, đa tiêu chuẩn SelectIO ™ ngân hàng giao diện • Tốc độ truyền dữ liệu lên đến 1.080 Mb / s trên mỗi I / O khác biệt • Ổ đĩa đầu ra có thể lựa chọn, lên đến 24 mA trên mỗi chân • Giao thức và tiêu chuẩn 3.3V đến 1.2VI / O • Giao diện bộ nhớ HSTL và SSTL chi phí thấp • Nóng Tuân thủ hoán đổi • Tốc độ thay đổi I / O có thể điều chỉnh để cải thiện tính toàn vẹn của tín hiệu • Bộ thu phát nối tiếp GTP tốc độ cao trong LXT FPGA • Lên đến 3,2 Gb / giây • Giao diện tốc độ cao bao gồm: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort và XAUI • Khối điểm cuối tích hợp cho thiết kế PCI Express (LXT) • Hỗ trợ công nghệ PCI® chi phí thấp tương thích với thông số kỹ thuật 33 MHz, 32 và 64-bit.• Các lát DSP48A1 hiệu quả • Xử lý số học và tín hiệu hiệu suất cao • Bộ nhân 18 x 18 và bộ tích lũy 48 bit nhanh • Khả năng tạo đường và xếp tầng • Bộ cộng trước để hỗ trợ các ứng dụng lọc • Khối Bộ điều khiển Bộ nhớ tích hợp • DDR, DDR2, DDR3 và LPDDR hỗ trợ • Tốc độ dữ liệu lên đến 800 Mb / s (băng thông đỉnh 12,8 Gb / s) • Cấu trúc bus đa cổng với FIFO độc lập để giảm các vấn đề về thời gian thiết kế • Tài nguyên logic dồi dào với khả năng logic tăng lên • Thanh ghi dịch chuyển tùy chọn hoặc hỗ trợ RAM phân tán • Hiệu quả LUT 6 đầu vào cải thiện hiệu suất và giảm thiểu điện năng • LUT với flip-flops kép cho các ứng dụng tập trung vào đường ống • Khối RAM với nhiều mức độ chi tiết • Khối RAM nhanh với khả năng ghi byte • Khối 18 Kb có thể được tùy chọn lập trình như hai khối độc lập 9 Bộ nhớ RAM khối Kb • Ngói quản lý xung nhịp (CMT) để nâng cao hiệu suất • Độ ồn thấp, xung nhịp linh hoạt • Trình quản lý đồng hồ kỹ thuật số (DCM) loại bỏ hiện tượng lệch xung nhịp và méo chu kỳ nhiệm vụ • Định vị phad Vòng lặp (PLL) cho xung nhịp thấp • Tổng hợp tần số với đồng thời nhân, chia và dịch pha • Mười sáu mạng xung nhịp toàn cầu độ lệch thấp • Cấu hình đơn giản, hỗ trợ các tiêu chuẩn chi phí thấp • Cấu hình tự động dò tìm 2 chân • Rộng thứ ba -party SPI (tối đa x4) và hỗ trợ flash NOR • Flash nền tảng Xilinx giàu tính năng với JTAG • Hỗ trợ MultiBoot để nâng cấp từ xa với nhiều dòng bit, sử dụng bảo vệ cơ quan giám sát • Tăng cường bảo mật để bảo vệ thiết kế • Mã nhận dạng DNA thiết bị duy nhất để xác thực thiết kế • Dòng bit AES mã hóa trong các thiết bị lớn hơn • Xử lý nhúng nhanh hơn với bộ xử lý mềm MicroBlaze ™ nâng cao, chi phí thấp • Thiết kế tham chiếu và IP hàng đầu trong ngành